Google
DDR5的提升很微小，和CPU比起来，这种提升几乎能够忽略不计。几十年来，在2005年之前，内存性能（带宽）与CPU性能之间的差距一直在扩大。内存性能完全跟不上CPU的处理速度，这严重拖累了CPU性能的发挥，内存墙问题一直存在。2005年起，CPU发展速度减缓，二者差距才没有进一步拉大（见图一）。从图二可知，从DDR到DDR4，带宽仅仅增加了区区5倍，而同期处理器性能至少增长了数十倍。特别是多核处理器出现后，内存带宽更是力不从心，完全无法跟上发展步伐。DDR5相较于DDR4仅增长了2倍左右，并没有本质性的提升。补充内存带宽的计算：DDR的频率即总线传输频率。像DDR3200，意味着每秒有3200次Transaction（由于DDR上下沿都采样数据，所以总线频率为1.6GHz）。如今的DDR单通道为64位，那么单通道带宽就是3200乘以64位，等于25.6GB/秒，DDR5 6400则翻倍，达到51.2GB/秒。相比之下，L1缓存的带宽能达到7000 - 9000GB/秒，是DDR带宽的至少100倍以上。
缓存算是一种无奈的妥协，毕竟存储器技术的发展速度远不及处理器技术。依据缓存的局部性原理，减少内存访问，让95%以上的访问都集中在各级缓存。而且运用多种预取技术、写回Buffer等技术来降低内存访问量。各类缓存技术虽带来维护数据一致性的复杂问题，但为了整体性能也只能如此选择。
从访问延迟（见下2图）来看，内存速度慢得可怜，比L1缓存慢100多倍。过去几十年，内存带宽增了2万倍，可延迟仅减少8倍，二者差距大得惊人。
英特尔
近期人工智能发展迅速，GPGPU对内存带宽的需求已明显成为瓶颈。
Google关于TPU的研究表明，存储带宽提升4倍时，性能平均可提高3倍，而其他技术提升对性能的提升幅度相对较小。
最近的趋势是让内存更靠近CPU或GPGPU。距离近了，信号传输距离就短，总线能在更高频率工作，存储器位宽也能增加（像从DDR总线的64位提升到HBM总线的1024位），进而得到更大带宽和更小延时，内存访问的能耗也会大幅降低。GPGPU芯片封装内的HBM内存便是例证，如今CPU也开始把内存集成到封装里，如英特尔最新的Lunar lake CPU。
