CoWoS封装技术为何成高端性能封装主流？

美的

在芯片封装从2D迈向3D的进程里，出现了多种封装技术。2.5D封装属于先进的异构芯片封装，能够在成本、性能以及可靠性方面达成完美的平衡。当下，CoWoS封装技术被众多国际算力芯片厂商视为首选，属于高端性能芯片封装的主流方案。英伟达算力芯片需求大增，使得CoWoS封装需求大幅提升，CoWoS有望推动先进封装加速发展。

CoWoS技术为高端性能封装的主流方案。近年来，随着先进封装的快速发展，各相关技术开发公司纷纷对自己的技术独立命名并注册商标，像台积电的lnFO、CoWoS，日月光的FoCoS，Amkor的SLIM、Swift，三星的I - Cube、H - Cube，Intel的Foveros、EMIB等。其中，台积电的CoWoS技术属于高端性能封装的主流方案之一。2.5D和3D封装解决方案日益复杂，先进封装的主要参与者其封装组合也不断增加。Yole在High End Performance Packaging 2022中指出，高端性能封装平台涵盖超高密度扇出型封装（UHD FO）、嵌入式硅桥（Embedded Si Bridge）、硅中介层（Si Interposer）、三维堆栈内存（3D Stack Memory）以及3D SoC技术等。嵌入式硅桥存在两种解决方案，即台积电的LSI和英特尔的EMIB。硅中介层技术包含台积电的CoWoS、三星的X - Cube以及英特尔的Foveros等方案。英特尔的EMIB和Foveros相结合形成了CoEMIB技术，该技术主要应用于英特尔的Ponte Vecchio平台。三维堆栈内存可分为HBM、3DS和3D NAND堆栈这三类。CoWoS封装有哪些优势？

CoWoS（芯粒集成在晶圆再集成在基板）封装技术有诸多明显优势，这让它在高性能计算和先进半导体制造领域变得非常重要：CoWoS技术能在单个封装内集成多个芯片，像处理器、内存和其他功能模块等，达成高密度系统集成。该集成可大幅缩短芯片间物理距离，提升整个系统的性能。缩短互连长度：采用硅通孔（TSV）技术的CoWoS可实现芯片垂直互连，大幅缩短信号传输路径，降低信号延迟与功耗。增强信号完整性：互连长度缩短后，信号传输时衰减与干扰变少，信号完整性和可靠性得以提高。降低功耗方面，更短互连路径与优化电源分布网络利于整体功耗的降低，这对能效要求严格的移动设备、数据中心等应用很重要。提升带宽与吞吐量：CoWoS技术可集成高带宽内存（HBM）。HBM内存技术的带宽远高于传统DDR内存，适用于人工智能、图形处理等需大量数据处理的应用。降低封装尺寸：借助3D堆叠技术，CoWoS能于更小的封装尺寸中达成更多功能与更高性能，利于缩减电子设备体积。提高热管理效率：CoWoS封装能更有效地进行热量分布与散发，在高性能计算时可维持温度稳定，防止过热降性能或损坏。CoWoS技术支持异构集成，能集成不同工艺节点的芯片。这有助于整合先进与成熟工艺的芯片，可优化成本和性能。CoWoS的工艺流程是怎样的？CoWoS工艺流程包含多个步骤。中国台湾大学的资料显示，CoWoS封装流程大致可分为三个阶段。第一阶段要把裸片（Die）和中介层（Interposer）通过微凸块（uBump）连接起来，并且进行底部填充（Underfill）。

英伟达

第二阶段要把裸片（Die）连接到载板（Carrier）上。封装基板（载板）是承载芯片的线路板，是PCB技术分支，为核心半导体封测材料，有高密度、高精度、高性能、小型化和轻薄化等特点，能给芯片支撑、散热与保护，还能在芯片与PCB母板间构建电气连接和物理支撑。裸片与载板连接之后，使用化学抛光技术（CMP）薄化中介层，这一步是为了去除中介层的凹陷部分。

第三阶段，把晶圆切割成芯片后连接到封装基板。最后添上环形框和盖板来保护封装，用热介面金属（TIM）填充与盖板接合产生的空隙。

CoWoS技术目前有三类正在被使用。CoWoS - S技术运用单片硅中介层与硅通孔（TSV）来实现芯片和基板间高速电信号的直接传输，不过单片硅中介层有良率方面的问题。

CoWoS - S封装技术。CoWoS - R技术以有机中介层替代了CoWoS - S的硅中介层。有机中介层带有细间距的再分布层（RDL），能在高带宽内存（HBM）与芯片间，甚至芯片和基板间实现高速连接。和CoWoS - S相比，CoWoS - R的可靠性和良率更为出色。这是因为有机中介层有柔韧性，可作应力缓冲器，缓解基板与中介层热膨胀系数不匹配导致的可靠性问题。

CoWoS - R封装CoWoS - L时，会利用局部硅互连（LSI）与RDL中介层共同构建重组中介层（RI）。它不但有RDL中介层，还保留了CoWoS - S中硅通孔（TSV）形式的吸引力。这能够减轻因CoWoS - S使用大型硅中介层而出现的产量问题。在某些情况下，它还能用绝缘体通孔（TIV）替代TSV，从而最大程度降低插入损耗。

CoWoS - L封装相关内容。和系统级芯片（SiP）等老的封装技术比起来，CoWoS技术能在一个封装里容纳更多晶体管。所有那些需要大规模并行计算、处理大量数据向量以及高内存带宽的应用程序，最适合采用这种技术。

CoWoS不断发展，晶体管数量增多，其封装技术应用范围广泛，主要用于高性能计算、通信网络、图像处理和汽车电子等领域。在高性能计算方面，CoWoS封装能够将多个处理器芯片、高速缓存和内存整合在同一个封装里，以此达成优秀的计算性能与数据吞吐量，这在数据中心、超级计算机和人工智能应用领域极为重要。当前，CoWoS产品重点关注带有HBM记忆模块的高端产品。不少公司因CoWoS封装的成功而发展得很好，示例如下：制造复杂性与成本考量：CoWoS属于2.5D/3D集成技术，相较于之前的技术，其制造的复杂程度大幅提升。这种制造复杂性会直接致使采用该封装技术的芯片成本上升，这也被视作近年来高性能计算（HPC）和人工智能（AI）芯片成本增加的关键因素之一。并且，测试CoWoS的成本也会使总成本增加。集成与良率方面的挑战：2.5D和3D集成电路和其他集成电路一样需要进行测试，以保证无制造缺陷。不过，测试2.5D或者3D集成电路要困难许多，因为每个晶圆芯片在安装到中介层之前都得单独测试，安装之后还需再次测试。此外，硅通孔（TSV）也需要测试。大型硅中介层极易受制造缺陷影响，可能造成产量损失。散热方面的挑战：由于中介层和基板之间的热膨胀系数（CTE）存在差异，CoWoS封装会遭遇散热难题。使用有机中介层在一定程度上确实能够限制散热问题。使用底部填充材料可缓冲硅片和基板间的热失配，从而大幅延长焊点的寿命。同样，在正面，重分布层（RDL）的完整性（尤其是位于两个硅片下方的重分布层）容易受到应力影响。μ - bump底部填充材料再次充当了硅片和RDL之间的应力缓冲层。电气方面的挑战：CoWoS封装面临着诸如信号和电源完整性问题等电气挑战。（1）信号完整性：逻辑晶圆到基板的互连：随着数据速率提高，由于TSV的寄生电容和电感，互连的信号传输会变差。为解决这一问题，要努力优化TSV，从而最大程度降低电容和电感。逻辑晶圆芯片到HBM：SoC和HBM之间互连的眼图性能瓶颈是由互连的寄生电阻和电容导致的。（2）电源完整性：CoWoS封装通常应用于具有较高数据切换率和较低工作电压的高性能应用场景。这使得这些封装容易遭受电源完整性挑战。CoWoS技术可提供更高水平的集成，让集成电路得以扩展，从而满足不断增长的计算能力需求。该技术不断发展，以确保更好的良率、强大的功率和热完整性，并且进一步增大中介层面积，以便更多晶圆能共享同一基板。CoWoS在未来数年将持续推动半导体行业发展。